SYNCHRONIZATION ACQUISITION SYSTEM

Patent number:

JP8065204

Publication date:

1996-03-08

Inventor:

TAKAHASHI SOICHI

Applicant:

RICOH KK

Classification:

- international:

H04B1/707; H04L7/00; H04B1/707; H04L7/00; (IPC1-

7): H04B1/707; H04L7/00


- european:

Application number: JP19940195483 19940819 Priority number(s): JP19940195483 19940819

Report a data error here

Abstract of JP8065204

PURPOSE: To eliminate the fluctuation due to a temperature and an elapsed time and the dispersion among products by shifting a phase in the unit of tips so as to retrieve a phase matching point thereby eliminating the fluctuation in a clock signal in the case of transition from the acquisition of synchronization to synchronization tracking and thereby improving the synchronization tracking performance and controlling digitally a phase shift of a PN signal so as to warrant a constant phase shift at all times. CONSTITUTION: A gate control signal pulse is outputted at each time interval sufficient to take the correlation between a reference PN signal and a received signal in the case of a synchronization state of a PN signal synchronization circuit so as to stop tentatively a clock signal of a voltage controlled clock generating circuit 12 thereby stopping the supply of the clock signal to a PN signal generator 14 tentatively resulting in shifting the phase of the reference PN signal. A phase comparator circuit 10 detects a phase matching point by taking the correlation while shifting the phase of the reference PN signal.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-65204

(43)公開日 平成8年(1996)3月8日


(51) Int.Cl.6		識別記号	庁内整理番号	F I			技術表示箇所
	/707						
H04L	//00	C		H04J	13/ 00		D
				審査請求	未請求	請求項の数6	OL (全 6 頁)
(21)出願番号		特願平6-195483		(71) 出願人	株式会社リコー 東京都大田区中馬込1丁目3番6号		
(22)出顧日		平成6年(1994)8	月19日 ~ ·	(72)発明者			
				(74)代理人		高野 明近	

(54) 【発明の名称】 同期獲得方式

(57)【要約】

【目的】 位相をチップ単位でシフトさせて位相一致点を探索することにより、同期獲得から同期追従に移行する際のクロック信号の変動をなくし、同期追従特性を向上させる。また、PN信号の位相シフト量をデジタル的に制御することにより、常に一定の位相シフト量を保証し、温度や時間の経過による変動、製品間のばらつきをなくす。

【構成】 PN信号同期回路が非同期状態では、参照PN信号と受信信号との相関を取るのに十分な時間間隔毎にパルス状のゲート制御信号を出力して、電圧制御クロック発生回路12のクロック信号を一時的に停止させ、もって、PN信号発生器14へのクロック供給を一時的に停止させて参照PN信号の位相をシフトする。位相比較回路10では、参照PN信号の位相をシフトさせらがら相関を取ることにより、位相一致点を検出することができる。



1

【特許請求の範囲】

【請求項1】 PN信号同期回路が非同期状態において、受信信号と参照PN信号との相関を検出するのに十分な時間間隔毎に、参照PN信号発生回路を駆動する電圧制御クロック発生回路のクロック信号を一時的に停止させ、参照PN信号の位相を受信信号中のPN信号に対してシフトさせることにより位相一致点を探索することを特徴とした同期獲得方式。

【請求項2】 PN信号同期回路が非同期状態において、受信信号と参照PN信号との相関を検出するのに十 10分な時間間隔毎に、参照PN信号発生回路に入力される電圧制御クロック発生回路のクロック信号の供給を一時的に停止させ、参照PN信号の位相を受信信号中のPN信号に対してシフトさせることにより位相一致点を探索することを特徴とした同期獲得方式。

【請求項3】 PN信号同期回路が同期状態において、電圧制御クロック発生回路からの N_1 分周(N_1 は自然数)されたクロック信号によって参照PN信号発生回路を駆動し、参照PN信号の同期維持を行ない、PN信号同期回路が非同期状態において、前記電圧制御クロック発生回路からの N_2 分周(N_2 は自然数かつ $N_1 \neq N_2$)されたクロック信号によって前記参照PN信号を駆動し、該参照PN信号の位相を受信信号中のPN信号に対してシフトさせることにより位相一致点を探索することを特徴とした同期獲得方式。

【請求項4】 PN信号同期回路が同期状態において、電圧制御クロック発生回路からのN1分周されたクロック信号によって参照PN信号発生回路を駆動し、参照PN信号の同期維持を行ない、PN信号同期回路が非同期状態において、受信信号と参照PN信号との相関を検出するのに十分な時間間隔毎に、一定の時間だけ前記電圧制御クロック発生回路からのN2分周されたクロック信号によって前記参照PN信号を駆動し、該参照PN信号の位相を受信信号中のPN信号に対してシフトさせることにより位相一致点を探索することを特徴とした同期獲得方式。

【請求項5】 請求項1または請求項2または請求項3において、PN信号同期回路に1△型遅延ロックループを使用し、受信信号と参照PN信号との相関を検出する十分な時間間隔毎に参照PN信号の位相変動量を2チップ分だけシフトさせることにより位相一致点を探索することを特徴とした同期獲得方式。

【請求項6】 請求項1または請求項2または請求項4 において、非同期時に参照PN信号のチップ速度と受信 信号中のPN信号のチップ速度に差を発生させ、位相一 致点を探索することを特徴とした同期獲得方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、同期獲得方式、より詳細には、スペクトル拡散通信における同期回路の同期捕

捉に関する。

[0002]

【従来の技術】スペクトル拡散通信は、送信系において、送信信号を疑似雑音信号(以下、これをPN信号と記す)によって情報信号を拡散して送信し、受信系においては、この信号を受信し、送信系で使用しているPN信号と同じPN信号によって逆拡散して情報を復調する通信方式である。この通信方式では、受信系において、受信信号を逆拡散して情報信号を取りだすためには、受信信号中に含まれるPN信号を同期の取れたPN信号を発生させることが必要となる。そのため、通常は、フィードバック制御を用いたPN信号同期回路が用いられる。

【0003】PN信号の同期回路では、通常、PN信号同期回路で生成するPN信号(以下、これを参照PN信号と記す)と受信信号との相関を用いて、受信信号中のPN信号と参照PN信号との位相差を検出する。例えば、一般に知られるPN信号同期回路であるノンコヒーレント遅延ロックループでは、図10に示す位相比較特性を利用している。

【0004】ところが、図10からわかるようにPN信号の自己相関特性を利用した同期回路は、PN信号同士の位相差が一定の範囲でのみ同期追従が可能である。このため、最初に同期を獲得する場合、または同期が外れた場合などは、同期追従可能な範囲まで受信信号中のPN信号と参照PN信号との位相差を狭める必要がある。このため、通常のPN信号同期回路には同期獲得のための回路が付加される。

【0005】図4は、同期獲得の従来例を示す図で、図中、10は位相比較回路であり、受信信号中のPN信号と参照PN信号との位相比較を行なう回路である。11はループフィルタ(LF)であり、位相比較回路10からの位相誤差信号のノイズ成分を除去するフィルタである。12は電圧制御クロック(VCC)発生回路であり、入力される制御信号に応じた周波数のクロック信号を発生する。14はPN信号発生回路(PNG)であり、電圧制御クロック発生回路12からのクロックによって参照PN信号を発生させる回路である。また、30は信号の切換回路、40は定電圧発生回路、13は同期回路の同期/非同期に応じて切換回路30を制御する制御回路である。

【0006】非同期状態において、切換回路30は定電圧発生回路40側に閉じ、電圧制御クロック発生回路12に一定電圧の制御信号を加え、参照PN信号を受信信号中のPN信号に対してシフトさせていく。位相差が小さくなると相関出力が得られ、位相比較回路10からの同期検出信号が検出される。同期検出信号によって制御回路13は切換回路30をローパスフィルタ11側に閉じ、同期追従を開始する。

50 【0007】電圧制御クロック発生回路12からの信号

を N_1 分周した信号と N_2 分周した信号で切り換えてPN 信号発生器に入力する(請求項3)ことのみ共通している従来技術として、「特開平5-199205」,「特開平5-219012」,「特開平5-219012」,「特開平5-219012」,「特開平5-219012」,「特開平5-219012」,「特開平5-219012」,「特開平1901200 等がある(特に「特開平1901200 が、これらは同期型スペクトル拡散通信(Coherent Spread Spectum communication)における技術であり、中間周波数の局部発振信号を同期状態と非同期状態で切換え、これを1901200 に分口ック信号として用いるものである。

[0008]

【発明が解決しようとする課題】上述のように、従来のPN信号同期回路では、PN信号の初期同期獲得のために、電圧制御クロックの制御信号にオフセット電圧を加えることにより参照PN信号の位相をシフトさせ、位相一致点を探索していた。ところが、この方式は同期獲得直後時に制御信号をオフセット電圧から位相比較回路からの位相誤差信号に切換えるときに、電圧制御クロックのクロック周波数が変動してしまい、同期がはずれる等の問題があった。また、従来方式はアナログ回路で構成20されるため、PN信号の位相探索時のシフト量が温度や時間の経過で変動し、また製品間でばらつくという問題点があった。

[0009]

【課題を解決するための手段】本発明は、上記課題を解 決するために、 (1) PN信号同期回路が非同期状態に おいて、受信信号と参照PN信号との相関を検出するの に十分な時間間隔毎に、参照PN信号発生回路を駆動す る電圧制御クロック発生回路のクロック信号を一時的に 停止させ、参照PN信号の位相を受信信号中のPN信号 に対してシフトさせることにより位相一致点を探索する こと、或いは、(2) PN信号同期回路が非同期状態に おいて、受信信号と参照PN信号との相関を検出するの に十分な時間間隔毎に、参照PN信号発生回路に入力さ れる電圧制御クロック発生回路のクロック信号の供給を 一時的に停止させ、参照PN信号の位相を受信信号中の PN信号に対してシフトさせることにより位相一致点を 探索すること、或いは、(3) PN信号同期回路が同期 状態において、電圧制御クロック発生回路からのNi分 周(N₁は自然数)されたクロック信号によって参照P N信号発生回路を駆動し、参照PN信号の同期維持を行 ない、PN信号同期回路が非同期状態において、前記電 圧制御クロック発生回路からのN2分周(N2は自然数か つN1 ≠N2) されたクロック信号によって前記参照PN 信号を駆動し、該参照PN信号の位相を受信信号中のP N信号に対してシフトさせることにより位相一致点を探 索すること、或いは、(4) PN信号同期回路が同期状 態において、電圧制御クロック発生回路からのN1分周 されたクロック信号によって参照PN信号発生回路を駆 動し、参照PN信号の同期維持を行ない、PN信号同期

回路が非同期状態において、受信信号と参照PN信号との相関を検出するのに十分な時間間隔毎に、一定の時間だけ前記電圧制御クロック発生回路からのN2分周されたクロック信号によって前記参照PN信号を駆動し、該参照PN信号の位相を受信信号中のPN信号に対してシフトさせることにより位相一致点を探索することを特徴としたものであり、更には、(5)前記(1)乃至(3)において、PN信号同期回路に1△型遅延ロックループを使用し、受信信号と参照PN信号の位相変動量を2チップ分だけシフトさせることにより位相一致点を探索すること、或いは、(6)前記(1),(2)又は(4)において、非同期時に参照PN信号のチップ速度と受信信号中のPN信号のチップ速度に差を発生させ、位相一致点を探索することを特徴としたものである。

[0010]

【作用】クロック周波数を変化させて参照PN信号の位相をシフトさせるのではなく、位相をチップ単位でシフトさせて位相一致点を探索することにより、同期獲得から同期追従に移行する際のクロック信号の変動をなくし、同期追従特性を向上させる。また、デジタル的にPN信号の位相シフト量を制御することにより、常に一定の位相シフト量を保証し、温度や時間の経過による変動、製品間のばらつき等を無くす。

[0011]

【実施例】

実施例1 (請求項1に対応)

図1は、本発明の一実施例を説明するための図で、図 中、図4に示した従来技術と同様の作用をする部分には 図4の場合と同一の参照番号が付してある。而して、こ の実施例においては、PN信号同期回路が非同期状態で は、参照PN信号と受信信号との相関を取るのに十分な 時間間隔毎に、パルス状のゲート制御信号(図7 (c) 参照)を出力して、電圧制御クロック発生回路12のク ロック信号 (図7 (a) 参照) を一時的に停止させる (図7 (d) 参照)。これによりPN信号発生器14へ のクロック供給が一時間に止るので、参照PN信号の位 相がシフトされる。このように非同期状態において、参 照PN信号の位相をシフトさせらがら相関を取ることに より、位相一致点を検出することができる。ここで、相 関を取る時間間隔は、例えば、PN信号の1周期、また はその数分の1、情報信号のデータ長さ時間、電圧制御 クロックのクロックをカウントした時間などを基準とす ると簡易な構成にすることができる。

【0012】図7に、この実施例のタイミングチャートを示す。この例ではゲート制御信号(図7(c)参照)のパルス幅を電圧制御クロック(図7(a)参照)の1クロックの幅に設定し、参照PN信号の1回のシフト量を1チップ(チップはPN信号の1シンボルの単位)としたものである。図7(a)は電圧制御クロックのクロ

-3-

5

ック信号、図7 (b) は位相比較回路からの同期検出信号であり、この例は、非同期時にON、同期時にOFF (図7 (b) 参照)となる場合を示している。図7

(c) はゲート制御信号であり、同期検出信号がONの 状態において、周期的にパルス信号を発生する。図7

(d) がPN信号発生回路に入力されるクロック信号である。ゲート制御回路がONになるたびにクロック信号が停止する。

【0013】実施例2 (請求項2に対応)

また、電圧制御クロック発生回路12をゲート制御信号(図7(c)参照)で停止させ、再び電圧制御クロック発生回路12の発振を開始させるようにした場合、該電圧制御クロック発生回路12の立上がりに時間がかかる場合がある。実施例2は、この点を改良させたもので、図2にその回路例を示す。図2において、20はスイッチ回路であり、この実施例では、制御回路13からのゲート制御信号(図7(c)参照)でスイッチ回路20をOFFにすることにより、電圧制御クロック発生回路12に発生された電圧制御クロックを制御することによるクロック信号の変動をなくすようにしている。

【0014】実施例3(請求項3に対応)

次に、電圧制御クロック信号をゲート制御信号により制御し、参照PN信号の位相をシフトさせる他の実施例として、クロック信号の分周比をゲート制御信号で制御する方法を説明する。図3は、その実施例を示す図で、図中、31、32は分周器であり、電圧制御クロック信号(図8(a′))をそれぞれ、N1、N2に分周(図8(d′))する。ここで、N1、N2は自然数であり、また、N1とN2は異なる分周比である。30は切換回路であり、分周器31と分周器32からの信号を切換えてPN信号発生回路に入力する。

【0015】図8は、この実施例3において、 $N_1=1$, $N_2=2$ のタイミングチャートを示す図で、この場合、同期検出信号(図8 $(c^{'})$ 参照)で切換回路30を直接制御することができ、同期検出信号がONのときクロック信号を2分周した信号(図8 $(b^{'})$ 参照)をPN信号発生回路14に入力し、OFFのときはクロック信号をそのまま入力する。これによって、参照PN信号の位相をシフトさせることができる。これを用いることにより、実施例1,2で必要であったパルス状のゲート制御信号(図7 (b) 参照)が不必要になる。

【0016】実施例4(請求項4に対応)

さらに、図3の回路で構成した場合、ゲート制御信号を実施例1,2と同様にパルス状の信号(図9(d")参照)にすることにより、電圧制御クロック発生回路12への入力信号(図9(e")参照)を一時的に停止させ、参照PN信号の位相をチップ単位でシフトさせることができる。図9は、このときのタイムチャートの例を示す図で、この例では、 $N_1=1$, $N_2=2$ に設定し、参照PN信号を1チップ遅らせることにより位相をシフト

した場合を示している。逆に参照PN信号の位相を進め て位相をシフトする場合は、N1>N2と設定すればよ

γ₂°

【0017】実施例5 (請求項5に対応)

以上には、参照PN信号のシフト量を同期判定1回毎に 1チップだけシフトさせるものとして説明したが、この シフト量はPN信号同期回路の位相差検出範囲に応じて 決めればよい。例えば、1 Δ型の遅延ロックループでは 位相比較回路10は、図10に示すように±3/2チッ プの位相差まで位相誤差信号を出力できる。このため、 1△型の遅延ロックループでは、図5に示すように、シ フト量を2チップづつシフトさせればよいことになる。 【0018】図5は、本実施例の動作説明をするための 電気回路図で、図中、点線による四角で囲まれた部分1 0が位相比較回路であり、乗算器50とバンドパスフィー ルタ52からなる相関器と、乗算器51とバンドパスフ イルタ53からなる相関器で、それぞれ、アーリ (earl y) 信号,レイト (late) 信号と受信信号の相関を取 り、それらを減算器55で差を取ることによって、図1 0に示す位相比較特性を実現している。また、図5で は、2つの相関器の出力を加算器54で加算することに より、同期検出信号を発生させている。さらに、図5 は、実施例3の分周比をN1=1, N2=0にした特別な 場合で、分周器のかわりにスイッチ回路20を用いた場 合を示している。このスイッチ回路20をゲート制御信 号で、2クロック分OFFさせることにより、PN信号 のシフト量を2チップシフトさせることができる。

【0019】実施例6 (請求項6に対応)

本発明は、上述のように、(1)参照PN信号をシフトさせ、(2)その時の参照PN信号の位相が受信信号中のPN信号に同期追従可能であるかを調べるという

(1), (2)の操作を繰返して位相一致点で探索する方法であるといえる。このため、参照PN信号の1回の位相のシフト量を多くした場合、同期追従可能な位相差範囲を飛越して位相をシフトさせてしまい、位相一致点を見出せない可能性がある。この場合は、非同期状態において、参照PN信号と受信信号中のPN信号とにクロック周波数差をつけて位相一致点を探索すればよい。具体的には、図6に示すように、位相比較回路10からの位相誤差信号にオフセット電圧を加えて、電圧制御クロック発生回路12の制御信号とする。これにより、探索されなかった参照PN信号の位相での同期追従可能性を調べることができ、同期獲得を行なうことができる。

[0020]

【発明の効果】以上の説明から明らかなように、本発明 によれば、以下のような効果がある。

[請求項1に対する効果] 本発明によれば、クロック周 波数を変化させて参照PN信号の位相をシフトさせるの ではなく、位相をチップ単位でシフトさせて位相一致点 を探索するので、同期獲得から同期追従に移行する際に

クロック信号の変動がなくなり、同期追従特性を向上さ せることができる。また、デジタル的にPN信号の位相 シフト量を制御するので、常に一定の位相シフト量が保 証され、この結果、温度や時間の経過による変動、製品 間のばらつき等が無くなる。

〔請求項2に対する効果〕PN信号発生回路に入力され るクロック信号をスイッチ回路によって制御するように したので、電圧制御クロックを制御することによるクロ ック信号の変動を無くすことができる。


[請求項3に対する効果] 分周した2つの異なるクロッ ク信号を切換えることによって、参照PN信号の位相を シフトさせるようにしたため、簡易な回路でゲート制御 信号を作りだすことができる。

[請求項4に対する効果] 分周した2つの異なるクロッ ク信号をゲート制御信号で制御してPN信号発生回路に 入力するようにしたため、参照PN信号の位相を遅らせ るだけでなく、位相を進めることもできる。

[請求項5に対する効果] 1 Δ型の遅延ロックループを 用いて、参照PN信号の位相シフト量を2チップに設定 したため、同期が確実に行なえ、なおかつ同期獲得時間 20 を短縮することができる。

[請求項6に対する効果]参照PN信号の位相をシフト させるだけでなく、クロック周波数も変化させて同期捕 捉を行なうようにしたため、1 Δ型の遅延ロックループ だけでなく、一般のPN信号同期回路でも同期獲得時間 を短縮することができる。

【図面の簡単な説明】



[図7]

(b) 同期検出信号 $_{
m L}$

本発明の一実施例 (請求項1) を説明するた 【図1】 めの電気回路図である。

本発明の他の実施例(請求項2)を説明する 【図2】 ための電気回路図である。

本発明の他の実施例(請求項3,4)を説明 【図3】 するための電気回路図である。

従来の同期獲得方式の一例を説明するための 【図4】 電気回路図である。

本発明の他の実施例(請求項5)を説明する 【図5】 10 ための電気回路図である。

本発明の他の実施例(請求項6)を説明する 【図 6】 ための電気回路図である。

実施例1,2の動作説明をするためのタイミ 【図7】 ングチャートである。

【図8】 実施例3の動作説明をするためのタイミング チャートである。


【図9】 実施例4の動作説明をするためのタイミング チャートである。

【図10】 遅延ロックループの位相比較特性を示す図 である。

【符号の説明】


10…位相比較回路、11…ローパスフィルタ、12… 電圧制御クロック発生回路、13…制御回路、14…疑 似雑音信号発生回路、20,30…スイッチ回路、3 1,32…分周回路、40…定電圧発生回路、50,5 1…乗算器、52,53…バンドパスフィルタ、54… 加算器、55…減算器。

[図2]



【図8】

- (6) 分周器出力 几几几几几几几几几几几几几几几 (c) 同期検出信号
- PNGAT COLORIDATION TO THE PNGAT COLORIDATION



遅延ロックループの位相比較特性

JP08-065204A, Mar. 08, 1996, English Translation of [0005] to [0006] and Fig. 4.

[0005] Fig. 4 is a drawing of a conventional example of synchronization acquisition, and the symbol 10 in the drawing denotes a phase comparator circuit that performs the phase comparison between a PN signal of a received signal and a reference PN signal. The symbol 11 denotes a loop filter (LF) that removes the noise component of a phase error signal from the phase comparator circuit 10. The symbol 12 denotes a voltage-controlled clock (VCC) generation circuit generates a clock signal of a frequency proportional to an input control signal. The symbol 14 denotes a PN signal generation circuit (PNG) that generates a reference PN signal using the clock from the voltage-controlled clock generation circuit 12. In addition, the symbol 30 denotes a signal switching circuit, 40 denotes a constant voltage generation circuit, and 13 denotes a control circuit that controls the switching circuit 30 in response to the synchronization/non-synchronization of the synchronization circuit.

[0006] In the non-synchronization state, the switching circuit 30, which is closed at the constant voltage generation circuit 40 side, applies a fixed voltage control signal to the voltage-controlled clock generation circuit 12 and shifts the reference signal PN to the PN signal of the received signal.

When the phase difference is small, a correlation output is obtained and a synchronization detection signal from the phase comparator circuit 10 is detected. The control circuit 13, using this synchronization detection signal, closes the switching circuit 30 at the low-pass filter 11 side and initiates synchronization tracking.

FIG. 4

A: RECEIVED SIGNAL

B: SYNCHRONIZATION DETECTION SIGNAL

10: PHASE COMPARATOR CIRCUIT

C: REFERENCE PN SIGNAL

D: SYNCHRONIZATION

E: NON-SYNCHRONIZATION

13: CONTROL CIRCUIT

